用一篇3线~8先译码器74LS138和基本逻辑电路构成一位全加器电路,画出电路连线图
来源:学生作业帮 编辑:搜狗做题网作业帮 分类:物理作业 时间:2024/07/11 22:31:50
用一篇3线~8先译码器74LS138和基本逻辑电路构成一位全加器电路,画出电路连线图
![](http://img.wesiedu.com/upload/1/d7/1d75da295f1a85a178d99604aae16d55.jpg)
![](http://img.wesiedu.com/upload/1/d7/1d75da295f1a85a178d99604aae16d55.jpg)
![用一篇3线~8先译码器74LS138和基本逻辑电路构成一位全加器电路,画出电路连线图](/uploads/image/z/3899512-64-2.jpg?t=%E7%94%A8%E4%B8%80%E7%AF%873%E7%BA%BF%7E8%E5%85%88%E8%AF%91%E7%A0%81%E5%99%A874LS138%E5%92%8C%E5%9F%BA%E6%9C%AC%E9%80%BB%E8%BE%91%E7%94%B5%E8%B7%AF%E6%9E%84%E6%88%90%E4%B8%80%E4%BD%8D%E5%85%A8%E5%8A%A0%E5%99%A8%E7%94%B5%E8%B7%AF%2C%E7%94%BB%E5%87%BA%E7%94%B5%E8%B7%AF%E8%BF%9E%E7%BA%BF%E5%9B%BE)
全加器真值表:
00000;00110;01010;01101;10010;10101;11001;11111;
故有Si和Ci的表达式分别为:
Si=A’B’C+A’BC’+AB’C’+ABC
Ci=A’BC+AB’C+ABC’+ABC
故74138的连接图为:
下面的地址输入端:A2、A1、A0分别接全加器的三个输入信号:Ai、Bi、Ci-1;
下面的使能信号端:S1接高电平"1",S2、S3接低电平"0";
上面的信号输出端:
Y1、Y2、Y4、Y7接至一个四输入与非门的四个输入端,此与非门的输出端为全加器输出信号Si端;
Y3、Y5、Y6、Y7接至一个四输入与非门的四个输入端,此与非门的输出端为全加器输出信号Ci端.
再问: 请问下哈,那个图怎么画,上课没有怎么听的
再答: 我上面的回答不是写得很清楚吗?照着我写的连上每一个端子就0k了。
再问: 好的,我知道了,非常感谢你的回答。
00000;00110;01010;01101;10010;10101;11001;11111;
故有Si和Ci的表达式分别为:
Si=A’B’C+A’BC’+AB’C’+ABC
Ci=A’BC+AB’C+ABC’+ABC
故74138的连接图为:
下面的地址输入端:A2、A1、A0分别接全加器的三个输入信号:Ai、Bi、Ci-1;
下面的使能信号端:S1接高电平"1",S2、S3接低电平"0";
上面的信号输出端:
Y1、Y2、Y4、Y7接至一个四输入与非门的四个输入端,此与非门的输出端为全加器输出信号Si端;
Y3、Y5、Y6、Y7接至一个四输入与非门的四个输入端,此与非门的输出端为全加器输出信号Ci端.
再问: 请问下哈,那个图怎么画,上课没有怎么听的
再答: 我上面的回答不是写得很清楚吗?照着我写的连上每一个端子就0k了。
再问: 好的,我知道了,非常感谢你的回答。
用一篇3线~8先译码器74LS138和基本逻辑电路构成一位全加器电路,画出电路连线图
用3/8译码器74LS138和门电路构成全加器,写出逻辑表达式,画出电路图,
怎样用74LS138译码器构成一位全减器电路
用74LS138译码器构成6-64线译码电路,至少需要多少块74LS138译码器?答案是9块.我知道了,但是为什么?
可否采用一片2线-4线译码器74LS139或一片3线-8线译码器74LS138设计一个全加器.为什么?
数字逻辑分析题求解1、分析下图由3线-8线译码器74LS138构成的电路.(1)写出输出Si和Ci的逻辑函数表达式;(2
用3线-8线译码器74HC138和门电路设计一个全加器
用数字电路的基础器件(比如74LS161计数器和76LS138译码器)可以设计什么实验电路?
用3线—8线译码器(74LS138芯片).四输入与非门实现"三个开关控制一个灯的电路",要求改变任一开关的状态都能控制改
用3-8译码器和与非门设计电路
试用3线——8线译码器74LS138和门电路实现下面多输出逻辑函数
试用3线-8线译码器74LS138和门电路实现下面多输出逻辑函数.这道题是要画